基于DDS 信号生成原理的压电驱动装置电源设计

0 引 言

压电驱动装置是一种由新型智能材料压电陶瓷元件[1-2]制成的高精度运动电机设备[3-4]，它具有体积小、推力大、噪声小和发热率低等特点，被广泛应用在微电子测量、光学仪器和纳米技术等领域[5]。依据电路原理分类可知，压电陶瓷元件属于一种容性负载。在理想的条件下，压电陶瓷元件伸缩长度跟输入两端的电压成线性关系，响应速度跟信号的输入频率有关。本文综合大量的理论研究，设计了一种驱动该负载的电源。

传统频率合成技术是依靠振荡器产生单一频率信号，只能在很小范围内可微调而无法满足频率源的稳定度和精确度的要求。基于DDS 原理生成的信号具有极高的输出分辨率。当频率发生改变时相位连续、相位噪声低、集成度高以及可灵活产生多种信号等。与传统频率合成技术相比具有无法可比拟的优点[6]。现已经被广泛的应用到通讯、航天、军事、现代仪器仪表检测以及生物医学检测等领域。本文将该理论应用到压电陶瓷元件驱动领域，在大电压±250V 下产生了频率高达1.5KHz 任意信号，保证了在65nf 容性负载下的压电驱动装置波形不失真。实现了压电驱动装置大量程和高响应运动的功能。且通过搭建实验的方式验证了采用DDS 信号生成原理的驱动电源的有效性和实用性。

1 DDS 信号生成原理

DDS 信号产生的理论基础是“奈奎斯特采样定理”[7]。在定理中可知当抽样频率大于等于模拟信号最高频率两倍时，就可以从离散序列无失真的信号中恢复出原始模拟信号。DDS 信号生成原理是对模拟信号进行抽样。当一个抽样过程已经发生且抽样值已经量化完成，从量化数值重建原始模拟信号。基本的 DDS 结构主要由相位累加器、波形量化数据存储器、D/A 转换器组成。其中相位累加器和波形量化数据存储器称为数控振荡器，是 DDS 结构中的数字部分。DDS 基本结构原理如图1 所示。

图1 DDS 基本结构原理

其中图中的输入频率为基准时钟频率，即fc。频率控制字为K。数据量化后的数据地址位数为N位，也是ROM 数据线位数。输出频率为fo。则输出信号频率与基准时钟频率之间的关系如下：

由式（1）可知，DDS 信号的最小分辨为：

结合式（1）和（2）可知，当改变输入的频率控制字就会改变DDS 合成输出的频率，但不能改变输出信号的最小分辨率。

DDS 信号发生器的数控振荡器部分主要是在FPGA 中实现的，也是DDS 信号产生的核心部分。本文中的驱动信号电源是基于DDS 信号产生原理设计的，其中基本的驱动电源设计流程结构图如下图2 所示。

DDS 信号发生部分是在FPGA 硬核中实现的。其中包括ROM IP 核、相位累加器和相位寄存器。D/A 转化器主要是采用FPGA 驱动PCM1702 构建的DDS 信号发生电路组成。其中PCM1702 是20 位高分辨率的信号输出芯片。ROM IP 核中量化的数据点越多，离散信号的线性度越好，信号输出的质量越高。但是数据点的多少受控于ROM 的数据线位数。本设计采用N=20，参考时钟fc=50 MHz，输出信频率为1.5 KHz，D/A 转化器输出电流信号?mA。产生压电驱动装置所需要的驱动信号梯形波。

原Altera 公司的 开发软件中提供了现成的ROM IP 核，其中需要加载（.mif 文件）文件中的数据应用到IP 核中，波形存储器初始化数据形式后，对数据进行整数化处理，以满足所输出的信号数据要求。.mif 文件中数据内容格式是使用MATLAB 工具生成所需要的信号数据，然后主控核心板FPGA 调用ROM 核填充文件的数据点。.mif 文件内容格式解析如下图3 所示。

图2 驱动电源设计流程结构

图3 .mif 文件内容格式解析

通过查表地址的方式，FPGA 实现了对于ROM IP 核中的数据调用。ROM 表尺寸与数据位数成2N指数增长关系，采用缩减查表地址和压缩ROM 表尺寸的方法可节省资源[8]。D/A 发生器应用Verilog语言程序驱动D/A 芯片生成所需的模拟电流信号，即将量化后的数据还原成波形输出。电流信号生成的参考时钟是50MHz，产生频率为1.5KHz。

以生成的梯形波为例，基于Verilog 语言的ROM IP 核数据输出的DDS 软件流程图如下图4 所示。

ROM IP 核完成1/4 梯形函数的数据存储后，需要设计地址扩展来生成其余3/4 的波形数据。正如图4 所示，当系统复位完成后，一旦检测到时钟上升沿，相位寄存器移位一步，累加器就累加一个步长，得到的相位数据值映射到地址查表中。第一、三象限地址取反，第二、四象限地址取补。其中数据宽度为20 位，以524,287 为中心分别输出正负半轴的波形量化幅度值数字量。

文章来源：《高电压技术》 网址: http://www.gdyjszzs.cn/qikandaodu/2021/0121/525.html